ATSfrq0519

ATS-3Bのケースを加工して、とりあえずATSfrqを納めてみました。
まだ、ダイアル部分の加工はしてません。
なんか、無くてもUp/Downスイッチでそれなりに使えます。

LED部分にも保護パネルを入れないとねぇ。

ATSfrq 0515...

送信時に周波数測定を禁止。このために、スイッチにつながっている信号をCPUの28pinに接続。
ダイアルをコロコロと回しているときは、100Hzステップで変化するようにソフト変更。
だいぶ使いやすくなりました。
周波数のドリフトは300Hz以下ですが、まだオフセットをとりきれていません。

P.S.

28pinの信号では、パドルでは問題ないが、ストレートキーを使用する場合に、周波数測定に問題があることが判明。

P.S. 2

節電の希望があるようなので、10秒でLED表示を消すようにした。

FuncSWで、再表示するようにした。05/16 23:17

やっとこ...

周波数表示とダイアル(エンコーダ)によるチューニング動作ができるようになりました。

つまらないバグ(ハード + ソフト)でだいぶ悩まされました。
久々のプログラミングには、いつも悩まされます。

CPUの温度変化などで、周波数表示は数百Hzの誤差が出ます。
これは、CPU内蔵の温度センサで補償をかければたぶん解消できます。
面倒なので、やらないと思いますが...
それと、送信時には周波数表示がおかしくなるので、スイッチを一つ潰して、
送信中検出に当てるかも知れません。

P.S.
結局　温度補償のルーチン書いてるし...

テスト中...

7MHzでのテスト風景

初QSO...

ATS-3Bでの初QSOをやっとこ行ないました。
ATSfrqで、どこら辺にいるのかがわかるので便利です。
まだ、プログラム作成中なので、周波数表示はフラフラしてます。
問題は、タイムベースになるCPUクロックのふらつきをどうするかです。
CPU内蔵なので誤差±2%もあり、電源を入れるたびにわずかに周波数がかわります。
もちろん、電源を入れておく間にも変化してしまうので、結果としてATS-3Bの周波数は1KHz弱の違いがあります。

ATSfrqその7...

昨日から、ATS-3Bと接続してデバッグを開始しました。
LEDのダイナミック点灯によるノイズが良く聞こえます(T_T

ATSfrqその6...

思いのほか簡単にxdataの問題は解決しました。
その後、2日がかりでdds信号入力の整形回路に取り組んでいました。
frq基板は、その他の利用を考えてデジタルでの入力になっています(実は、別の理由があるのだけれど...)。
既に信号変換の小基板はできていて、ATS-3Bの信号を入れて動作確認をしていました。
.....が、これが機能しない...パラメータが変かな?とあれこれいじってもダメで、途方に暮れておりました。

今朝も早起きして、いじっていましたがダメ。ならば、「アートワークが変なのか?」ということで確認。
回路図との違い、ないよなぁ～
データシートを引っ張り出して比較...あってるなぁ...
...あれ?　ゲートとソースが逆だ...(T_T

ATSfrqその5...

とにかく数字が表示できるところまで確認しました。
コンパイラの設定が的確ではないらしく、xdataを使うとCPUが暴走するコードを吐いてくれます。
この週末はマニュアルと格闘かな...

ATSfrqその4...

電源レギュレータがNGだった。
まだ、I/O類のinitializeに問題がありそう。
なんか、つまんないところで足踏み状態。

パターンカット+ジャンパ配線

昨夜、一連の処理を行ないました。今は、プログラムの変更を行なっています。
アルゴリズムも測定周期が短い方法に換える事にしました。

修正～...

ATSfrqの修正方法を検討。
幸いSWをつぶさずに変更することができそう。
1パターンカット+2ジャンパ配線です... (T_T
その代わりに計測周期が6.25Hz毎と遅くなってしまう。
まぁ、改善するアルゴリズムもわかっているので、試作をした上で考えましょう。


JARL選挙の投票(?)を済ませました。

あぅ...

Timer 0 and Timer 1 may also be operated as counters. When functioning as a counter, a counter/timer register is incremented on each high-to-low transition at the selected input pin (T0 or T1). Events with a frequencyof up to one-fourth the system clock's frequency can be counted. The input signal need not be periodic,but it should be held at a given level for at least two full system clock cycles to ensure the level is properly sampled.

これもかよ...
とりあえず、10MHzバンドまでしかカウントできないじゃん。

まぁ、あとでプリスケラーいれます。

P.S.
外部クロック入力を使えばプリスケいらないので(SWは一つ減るけど)、パターンカット+ジャンパすることにしました。

みっどないと・ぷろぐらま...

昨夜はプロセッサの初期化ルーチンを書いて、
今日の昼休みは、ざくっと計測/表示ルーチンを書き、
続いて、エンコーダの入力部分を記述して、Up/Downスイッチへの出力処理まで。

昼休みに書いたら、"みっどないと"じゃないか...

まぁ、これで基本的な所は書けたかな...

...あり?
せっかく4逓倍で読み取れるようにしたのに、エンコーダのメカ的なクリックが2逓倍だった...

SMDのコネクタが届いたら、テスト開始の予定。